Im Rahmen einer bundesweiten Initiative installierte das Leibniz-Rechenzentrum Garching den ersten photonischen Native Processing Server von Q.ANT und setzt damit neue Maßstäbe im High-Performance-Computing. Das BMFTR-geförderte Projekt kombiniert analoge Photonik mit digitaler Architektur und erzielt so bis zu hundertmal höhere Rechengeschwindigkeit bei 90 Prozent verringerter Leistungsaufnahme. Der Verzicht auf aktive Kühlung macht den Betrieb störungsfrei und leise. KI- und Simulationsworkloads lassen sich dadurch umweltfreundlich und effizient beschleunigen und eröffnen Potenziale.
Inhaltsverzeichnis: Das erwartet Sie in diesem Artikel
Erstmals photonic Native Processing Server auf LRZ HPC-Plattform integriert
Dr. Michael Förtsch (links) und Dieter Kranzlmüller (2. von rechts) (Foto: Q.ANT GmbH)
Der photonische Native Processing Server (NPS) von Q.ANT ist der erste weltweit in das Leibniz-Rechenzentrum (LRZ) integrierte Co-Prozessor, der sich via PCIe in bestehende x86-Server einfügt. Durch Kompatibilität mit Frameworks wie PyTorch, TensorFlow und Keras können Entwickler ihre KI-Modelle ohne Änderungen portieren und ausführen. Das LRZ nutzt diese flexible Integration, um Benchmarks für Inferenz, Bildverarbeitung und Simulationsaufgaben zu erstellen und Potenziale photonischer Beschleuniger zu erforschen unter praxisnahen Szenarien validiert umfassend.
Photonische Chips beschleunigen Klima-, Medizin- und Fusionsforschung simulationsbasiert signifikant
Das Leibniz-Rechenzentrum installiert während der Pilotphase mehrere photonische Q.ANT-NPS-Einheiten und führt gezielte Leistungsmessungen für KI-Inferenz, Computer Vision und physikalische Simulationen durch. Lichtbasierte Verarbeitungstechnologien sollen anspruchsvolle Klimamodelle, medizinische Echtzeit-Diagnostik und Materialforschung in der Fusionsenergie signifikant beschleunigen. Auch der ökologische Fußabdruck profitiert: Dank des minimalen Kühlbedarfs und des reduzierten Stromverbrauchs sinkt der Energiebedarf gegenüber konventioneller Hardware um bis zu neunzig Prozent. Die Messdaten bilden die Basis für Optimierung, Skalierung künftiger hybrider HPC-Architekturen.
Hundertfache Simulationstempo und neunzig Prozent weniger Strom dank Photonik
Die photonische Datenverarbeitung verwendet optische Signale, wodurch die Rechenleistung pro Rack im Vergleich zu traditionellen digitalen Prozessoren um bis zu hundertmal ansteigt. Der Verzicht auf aufwendige Kühleinrichtungen reduziert den Strombedarf um bis zu neunzig Prozent, was nachhaltig Betriebskosten und CO2-Emissionen senkt. Im 16-Bit-Floating-Point-Modus erreicht das System nahezu hundertprozentige Genauigkeit. Diese Kombination aus hoher Geschwindigkeit, Präzision und Energieeffizienz macht photonische Prozessoren ideal für KI, Simulationen und datenintensive wissenschaftliche Anwendungen. skalierbar, resilient.
Kühleffekt entfällt: Photonic Server spart Energie, schafft kosteneffizienten Platz
Der Native Processing Server (NPS) von Q.ANT (Foto: Q.ANT GmbH)
Im Vergleich zu herkömmlichen Prozessoren geben die photonischen Q.ANT-Chips kaum Wärme an ihre Umgebung ab. Auf aufwändige Kühlsysteme mit Luft- oder Flüssigkeitskühlung kann verzichtet werden. Der Native Processing Server ist so kompakt konstruiert, dass er direkt in Standard-Server-Racks eingeschoben werden kann und zugleich freien Raum für weitere Komponenten schafft. Diese Verlagerung des Platzbedarfs führt zu niedrigeren Kosten für Kühlung und Infrastruktur und erlaubt eine höhere Dichte an Recheneinheiten in vorhandenen Rechenzentren.
Gängige Frameworks profitieren direkt von PCIe-Anbindung des Q.ANT NPS
Mit der PCIe-Schnittstelle lässt sich der Q.ANT NPS wie ein herkömmlicher Co-Prozessor in x86-basierte Server oder Container-Plattformen integrieren. Durch Kompatibilität mit gängigen KI-Bibliotheken wie PyTorch, TensorFlow und Keras können Entwicklerinnen und Entwickler ihre in Docker oder Kubernetes betriebenen Workloads unverändert auf photonische Hardware umleiten. Dies spart Zeit und Entwicklungsressourcen. Gleichzeitig ermöglicht die flexibel skalierbare Beschleunigung eine signifikante Reduzierung von Laufzeiten und Energiebedarf im produktiven Betrieb und steigert nachhaltig Systemeffizienz maximal.
Photonische Co-Prozessorintegration im LRZ beschleunigt analog-digitales HPC mit Effizienz
Die gemeinsame Initiative am Leibniz-Rechenzentrum erforscht innovative HPC-Designs, die digitale Rechensysteme mit analogen Photonic-Komponenten kombinieren, um effizientere Rechnerstrukturen zu realisieren. Mithilfe des photonischen NPS werden analoge Verarbeitungsprozesse in Testumgebungen eingebunden und auf ihren Nutzen geprüft. Entwickelte Anwendungsfälle veranschaulichen, wie künftige Supercomputer ihren Energiebedarf drastisch senken und gleichzeitig eine höhere Rechenleistung erreichen können. So werden Grundlagen für umweltfreundliche, skalierbare HPC-Systeme der nächsten Generation geschaffen und neue Maßstäbe für energieeffizientes Computing setzen.
Bayerns Minister Blume würdigt Bundesforschungsprojekt als Meilenstein nationaler Zusammenarbeit
Im Rahmen einer vom Bundesministerium für Forschung, Technologie und Raumfahrt (BMFTR) kofinanzierten Initiative arbeiten Wissenschaft, Wirtschaft und Behörden partnerschaftlich zusammen, um Forschungsergebnisse rasch praxistauglich zu machen. Dorothee Bär als Bundesministerin und Markus Blume als Bayerns Staatsminister hoben hervor, dass diese Allianz ein kraftvolles Signal deutscher Technologieführerschaft setze. Das Projekt stärkt die Hightech-Agenda, beschleunigt Innovationszyklen und festigt die Position Deutschlands als attraktiver Standort für Technologien der Zukunft. Es fördert nachhaltige Wertschöpfung.
Photonic Co-Prozessor verbessert KI-Inferenz und Computer-Vision Benchmarks massiv signifikant
Im Rahmen erster Tests am LRZ erprobt der photonische Co-Prozessor von Q.ANT seine Effizienz bei KI-Inferenz, Computer Vision und Physiksimulationen. Die Analog-Photonik liefert bis zu 100-fach höhere Ergebnisse pro Rack gegenüber konventionellen Systemen, während der Energiebedarf um 90 Prozent sinkt. Da keine Kühlleistung notwendig ist, verringert sich der Platz- und Kostenaufwand erheblich. Entwickler setzen auf PCIe und etablierte Frameworks. Dieser Versuchsaufbau legt Grundlagen für skalierbare, energieeffiziente HPC-Architekturen im zukunftsorientiert Post-CMOS-Zeitalter.
